5 нанометров взят: IBM, Globalfoundries и Samsung создали первый в мире транзистор по технологии 5-нм

Менее чем через два года после анонсирования тестового чипа 7 нм ученые добились еще одного прорыва. Исследовательский альянс IBM, GLOBALFOUNDRIES и Samsung при поддержке производителей технологического оборудования для микроэлектроники разработали первый в полупроводниковой отрасли процесс создания транзисторов на кремниевой двумерной нанопленке (дословный перевод Nanosheet — нанолист, двумерная наноструктура с толщиной в масштабе от 1 до 100 нм, типичным примером которой является графен, самый тонкий двумерный материал (0,34 нм) в мире, и состоящий из одного слоя атомов углерода). Техпроцесс позволят изготавливать микросхемы по 5 нм топологической норме. Информация о технологическом процессе представлена ​​на проходящей 5-7 июня конференции VLSI Technology and Circuits в Киото, Япония.

Увеличение производительности поможет ускорить когнитивные вычисления, Интернет вещей (IoT) и другие приложения с интенсивным использованием данных, размещенных в облаке. Экономия энергии также означает, что батареи в смартфонах и других мобильных устройствах могут работать в два-три раза дольше, чем в современных устройствах. Для примера, 5-нанометровый технологический процесс позволяет уместить 30 миллиардов транзисторов на чипе площадью с человеческий ноготь, аналогичная по размеру микросхема, изготовленная по 7-нометровому процессу, вмещает 20 миллиардов транзисторов. 

Ученые, работающие в рамках исследовательского альянса IBM в политехническом институте SUNY нанотехнологического комплекса в Олбани добились прорыва, используя стеки кремниевых нанопленок в качестве структуры устройства транзистора вместо стандартной FinFET архитектуры, которая является основой для полупроводниковой промышленности вплоть до технологии 7-нанометровых узлов. Арвинд Кришна, старший вице-президент Hybrid Cloud, и директор IBM Research отметил: «IBM активно разрабатывает новые архитектуры и различные материалы, которые выходят за рамки традиционной полупроводниковой отрасли, и выводит их на рынок в таких технологиях, как мэйнфреймы и когнитивные системы».

Эксперимент на транзисторах на основе кремниевой нанопленки подробно описан в документе Research Alliance «Stacked Nanosheet Gate-All-Around Transistor to Enable Scaling Beyond FinFET«, и  доказывает, что 5 нм чипы возможны, по своим характеристикам более мощны и будут доступны в относительно недалеком будущем.По сравнению с самой передовой доступной для производства технологией 10-nm, 5-nm техпроцесс на основе нанопленки может обеспечить 40-процентное повышение производительности при фиксированной мощности или 75-процентную экономию энергии при сравнимой производительности. Подобные технические характеристики позволяют значительно повысить требования к будущим системам искусственного интеллекта, виртуальной реальности и производительности мобильных устройств.

Создание нового транзистора. Технология 5 нанометров.

«Это пример исследования мирового уровня, которое стало возможно благодаря государственно-частному партнерству в Нью-Йорке», — сказал Гэри Паттон, технический директор и глава отдела исследований и разработок GLOBALFOUNDRIES. «По мере создания производственной технологии на базе 7-нм техпроцесса, планируемого к внедрению в 2018 году на нашем производственном объекте Fab 8, мы активно разрабатываем технологии следующего поколения 5 нм и меньше, чтобы поддерживать технологическое лидерство в  полупроводниковой отрасли».

IBM Research изучила полупроводниковые технологии на основе нанопленок более 10 лет. Эта работа является первой в отрасли, демонстрирующей целесообразность разработки и изготовления многослойных наноструктур (в оригинале «stacked nanosheet devices») с электрическими свойствами, превосходящими архитектуру FinFET.

Процесс экстремальной ультрафиолетовой фотолитографии Extreme Ultraviolet (EUV), используемый для создания 7-нм испытательного узла с его 20 миллиардами транзисторов, был применен и к транзисторной архитектуре на основе нанопленки. Используя литографию в ультрафиолетовом диапазоне EUV, ширина нанопленки может регулироваться непрерывно в рамках одного производственного процесса. Эта возможность регулировки позволяет осуществлять точную настройку производительности и мощности для конкретных цепей — что невозможно при сегодняшнем производстве с архитектурой транзисторов FinFET, которая ограничена токопроводящей высотой ребра. FinFET архитектура за счет использования трехмерного затвора транзистора в форме плавника повышает эффективную ширина затвора при сходной площади логической ячейки. Структура состоит из “плавника” (fin) — т.е. из области диффузии для стока и истока, которая окружена затвором. Физические размеры транзистора описываются высотой плавника, толщиной плавника (или кремния) и длиной канала. Поэтому, если чипы на базе FinFET-архитектуры уменьшить до 5 нм, простое уменьшение пространства между ребрами не обеспечит повышенный ток для дополнительной производительности. Таким образом, 7 нанометров становится своеобразным логическим завершением FinFET-архитектуры.

nanosheet
Архитектура нанопленки для 5-нанометровой технологии: nanosheet.

 

FinFET architecture 4 nanometer
FinFET архитектура

Источник

COMMENTS

  • cours de theatre

    I loved your article.Really thank you! Really Cool.

  • Stephnie Rudisill

    I enjoy the efforts you have put in this, appreciate it for all the great articles.

Leave a Comment